創(chuàng)意電子(Global Unichip, GUC)表示,其采用臺積電(TSMC) 28HPC+制程低功率PCIe3 PHY IP搭配PLDA的EP控制器,近日已通過PCI-SIG合規(guī)測試,意味著未來設計師能將超低功率的PCIe3 PHY IP,整合至以28納米制程技術為目標的裝置。其精簡的面積減少了SoC芯片大小并降低成本。
GUC PCIe3 PHY提供具有成本效益和低功率解決方案,其設計目的是為了滿足當今高速互連的設計需求。它以GUC經過驗證的高速SerDeS技術為基礎,其效能優(yōu)于PCI-SIG Base所制訂的規(guī)格,可適用于更廣泛的應用。PCIe3 PHY為GUC固態(tài)硬盤(SSD) ASIC平臺中的關鍵組件。
PLDA在PCI與PCI Express IP方案的研發(fā)與供應上有20年經驗,目前有超過6,200項授權,能加速ASIC與FPGA設計的上市時程。目前PLDA提供完整的PCIe解決方案,包括硅智財核心、ASIC的FPGA電路板原型、PCIe BFM/testbench、PCIe驅動器及API等。
PCI-SIG為擁有并管理開放產業(yè)標準PCI規(guī)格的聯(lián)盟,此聯(lián)盟根據PCI-SIG維護的系統(tǒng)及其他PCIe產品的主要制造商,執(zhí)行合規(guī)測試及產品驗證。這項嚴格的測試流程包括各種PC硬件產品的相互操作性測試、交換層與數據鏈接測試、物理層測試及組態(tài)測試。
GUC內部研發(fā)的IP產品組合包括內存接口(DDR/ONFI)、高速串行接口(SerDes)、數據轉換器、硬化ARM核心、多媒體及基礎IP(組件庫、I/O、SRAM)。GUC的IP生態(tài)系統(tǒng)極具靈活性,能與來自GUC、臺積電及其他廠商的IP共同合作,建立最廣泛的設計方案。為完善產品質量,GUC IP皆通過硅驗證,并以可制造性、測試及產量為設計基礎。