LPDDR4功能本質上包含四項基本操作:啟動、讀取、寫入和預充電。這些操作的其他變異形式,如突發(fā)讀取/寫入和自動預充電等,可能構成一個更長的指令列表,但并不至于帶來新的技術挑戰(zhàn)。此外,它還添加了刷新、訓練和模式緩存器作業(yè)等維護性指令,以因應復雜的操作命令。
這些基本的操作簡要介紹如下: 啟動: 在內存數(shù)組中選擇特定字符線(wordline),即可“開啟”一個分頁。該分頁上的內容將會被感測到并進行鎖存,然后保持開啟以用于在讀取作業(yè)時進行回寫,或在“讀取-修改-寫入”作業(yè)時被再次寫入。 讀?。?開啟讀取數(shù)據序列,每個burst內存群組的數(shù)據會從感測放大鎖存中被加載到DDR緩存器中。緊接著DDR緩存器開始依序讀取,每次讀取一個16bit字。同時,芯片透過隱藏緩存器在仍保持開啟狀態(tài)的分頁上進行回寫。 寫入: 數(shù)據被加載DDR緩存器,每次一個16位字。數(shù)據隨后被轉移到隱藏緩存器中,待分頁開啟時寫入數(shù)據。當進行寫入時,DDR緩存器可依需要同時加載新的256位數(shù)據,等待下一次寫入。 預充電: 在最后一個burst內存群組被讀取或寫入后,內存數(shù)組必須為下一次操作做好準備。在寫入情況下,必須等待一個寫入恢復延遲,以確保最后的burst群組可在繼續(xù)其他操作前被成功寫入。這時,開啟的分頁已被關閉,使位線能夠自由浮動,并重新充電回到先前提到的VDD/2電位。
值得注意的是,只有啟動操作才涉及內存數(shù)組感測;讀取操作只涉及在鎖存感測數(shù)據與DDR緩存器之間傳輸數(shù)據,以及讀取DDR緩存器的數(shù)值。
根據所需的操作序列不同,有些DDR的時序可能極其復雜。但如果相鄰讀取操作發(fā)生在不同內存組的數(shù)據之間,則可大幅簡化時序。因為在從下一個內存組中讀取數(shù)據之前,不必在原有的內存組中等待回寫和預充電。時序控制最困難的是來自同一內存組的連續(xù)讀寫。
實現(xiàn)內存數(shù)組:MAT
理論上,盡管一個內存組的邏輯容量可能達到32K行與16K列,但以現(xiàn)有技術而言,現(xiàn)實上并不可能制造出這樣的內存數(shù)組。這是因為:
• 驅動器在選擇分頁時的驅動能力有限;在性能符合規(guī)格要求的前提下,只有一定數(shù)量的選定晶體管可以被驅動。
• 感測放大只能支持有限數(shù)量的儲存單元。如果儲存單元的數(shù)量太多,由于電荷分配造成電壓變化減小,而被噪聲淹沒。
因此,為了確保內存芯片可靠且易于制造,每一種內存應用都存在不同程度的實體尺寸限制。達到這種上限的內存數(shù)組被稱作“內存數(shù)組片”(memory array tile;MAT)。每個MAT都是功能齊全的數(shù)組,本身包含字符線和位線的譯碼以及感測放大器。
以一種采用2x-nm工藝節(jié)點的一般DRAM MAT為例,其位線和字符線的規(guī)模分別達到1,024條和620條。字符線的數(shù)量并不是2的整數(shù)次方,這帶來了一些解碼方面的挑戰(zhàn)。該芯片或許只用了最后的幾個MAT,但這是一個可以忽略的芯片建置細節(jié)。
透過打造一個16×53大小的MAT數(shù)組,可為具有這一尺寸的內存組實現(xiàn)總共848個MAT。一個完整分頁整合一行MAT的內存單元:當開啟一個分頁時,同時啟動同一行有MAT內存單元上相應的字符線。
圖5:傳統(tǒng)DRAM的實體布局
在了解了這些背景知識后,接下來將討論全新的Kilopass內存單元,以及它如何打造與此相同的儲存組。
VLT內存單元
Kilopasss的全新內存單元基于一種垂直分布的閘流體(也被稱為半導體控制整流器,或SCR)。這種采取pnpn結構的堆棧建構于一個p-阱上,可帶走來自底部n型層的任何空洞。
圖6:VLT內存單元:帶有寫入輔助的PMOS晶體管的閘流體
在淺溝槽隔離(STI)結構中植入一個埋入式字符線,使底部的n層連接到一個字符。埋入式字符線與外部銅金屬M1層字符線透過具有較大電阻的金屬鎢實現(xiàn)連接,因而可以制造比傳統(tǒng)DRAM更長的字符線。
由于感測機制并非采用電荷分配,使感測放大器可承受更長的位線。因此,這種技術可以支持高達2Kbit寬、4Kbit深或總共8M位的MAT——遠大于傳統(tǒng)的DRAM MAT。采用更少片較大型MAT拼接成的內存芯片較采用多片小尺寸MAT的花費更低,因而可使VLT內存的數(shù)組效率達到77%,相形之下,同樣采用2x-nm節(jié)點的傳統(tǒng)DRAM效率只有64%。