美國豪威公司的微型影像模組封裝技術(shù)(CameraCubeChip)和硅基液晶投影顯示芯片(LCOS)廣泛應(yīng)用于消費電子和工業(yè)應(yīng)用領(lǐng)域。其CameraCubeChip產(chǎn)品憑借專有的堆疊技術(shù)完成晶圓級光學(xué)器件與硅片的結(jié)合，具有強(qiáng)大的市場競爭力。

　　隨著人們對高質(zhì)量影像的追求，內(nèi)部包括邏輯晶圓和像素晶圓的堆疊式CMOS圖像傳感器逐步進(jìn)入市場。與傳統(tǒng)CMOS傳感器相比，堆疊式的傳感器具有更小的芯片結(jié)構(gòu)和更快的處理速度，并應(yīng)用了TSV(硅通孔)技術(shù)，實現(xiàn)芯片與芯片之間、晶圓和晶圓之間的垂直導(dǎo)通與互連，使其在三維方向堆疊密度更大。然而現(xiàn)有技術(shù)中TSV嵌套孔在橫向上占用了較大面積，限制了像素晶圓上的像素單元數(shù)量，進(jìn)而限制了堆疊式CMOS圖像傳感器向更高像素的發(fā)展。

　　為此，豪威科技公司于2018年2月6日提出一項名為“堆疊式CMOS圖像傳感器及其制作方法”的發(fā)明專利(申請?zhí)枺?01811418938.X)，申請人為豪威科技(上海)有限公司。

　　此項專利核心在于提供一種堆疊式CMOS圖像傳感器及制作方法，減小了邏輯晶圓和像素晶圓金屬層互連孔的橫向尺寸，同時簡化了堆疊式CMOS圖像傳感器的制作工藝。

　　圖1 堆疊式CMOS圖像傳感器制作方法

　　該專利提出的堆疊式CMOS圖像傳感器制作方法如圖1，首先提供鍵合后的邏輯晶圓和像素晶圓，其中邏輯晶圓和像素晶圓分別包括第一襯底/第二襯底、第一介質(zhì)層/第二介質(zhì)層以及多個第一金屬層/第二金屬層，兩種介質(zhì)層和金屬層一一對應(yīng)。其次要形成多個溝槽，并與第二金屬層交替間隔設(shè)置，形成絕緣層并填充于溝槽中。然后形成多個TSV孔，貫穿第二襯底、第二介質(zhì)層、第二金屬層和部分厚度的第一介質(zhì)層，并暴露出第一金屬層。最后形成多個互連層，每個互連層通過TSV孔與第一金屬層和第二金屬層電連接。

　　圖2 鍵合后的邏輯晶圓和像素晶圓示意圖

　　圖2提供了鍵合后的邏輯晶圓60和像素晶圓70，第一介質(zhì)層602面向第二介質(zhì)層702鍵合，形成鍵合界面32，第二金屬層703與第一金屬層603在空間上正對，并呈現(xiàn)陣列分布，且第二金屬層的投影完全落入第一金屬層中。第二襯底靠近第二介質(zhì)層的一側(cè)間隔分布多個淺槽隔離單元704，用于隔離相鄰兩側(cè)的第二襯底。

　　圖3 TSV孔示意圖

　　圖3表示使用干法刻蝕形成的TSV孔82，需要貫穿第二襯底、第二介質(zhì)層、第二金屬層703和部分厚度的第一介質(zhì)層，并在表面顯現(xiàn)出第一金屬層。同時相鄰的TSV孔82之間需通過絕緣層705隔離，以形成相互獨立的單元，防止其他TSV孔中的互連層對周圍單元造成影響。

　　以上就是豪威科技此項發(fā)明的所有內(nèi)容，與現(xiàn)有技術(shù)相比，改良的技術(shù)版本通過減小TSV孔的橫向間距，使邏輯晶圓和像素晶圓上可容納更多的TSV孔，實現(xiàn)更多像素單元，大大提升了傳感器的成像效果。