愛特梅爾公司 (Atmel? Corporation) 推出CAP7L可定制微控制器，可讓無晶圓廠(fabless) 的半導(dǎo)體公司以縮短至12周的交付周期、僅為7.5萬美元的一次性支出 (NRE) 及低至5美元的單位成本，且無需自ARM公司獲取單獨許可，便可實現(xiàn)基于ARM7? 處理器的系統(tǒng)級芯片(systems-on-chip, SoC)。

    CAP7L提供了目前最低的NRE成本，給產(chǎn)量為1萬單位的項目提供良好的經(jīng)濟效益，完全攤銷后的單位成本為17美元；而對于產(chǎn)量為 5萬個單位的項目，攤銷后的單位成本僅為7美元，并已經(jīng)包括了NRE和IP的支出在內(nèi)。

    AT91CAP7L 器件是標準微控制器產(chǎn)品，具有多達20萬門金屬可編程單元結(jié)構(gòu)(Metal Programmable Cell Fabric, MPCF)，用于實現(xiàn)專有定制 IP、硬件加速器、附加處理器內(nèi)核或獨特的外設(shè)集，以生成定制SoC。

    使用愛特梅爾第二代金屬可編程單元結(jié)構(gòu)技術(shù)MPCF-II，可將NRE降到7.5萬美元。MPCF技術(shù)最初于2007年發(fā)布，能夠讓基于單元的ASIC器件，以較ASIC平臺更低成本和更快的交付周期達到很高的硅效率。最初的方案使用觸點、6層金屬，以及5個通孔層 (via layer)，用于MP庫單元的配置和互連。而全新的MPCF-II技術(shù)則具有專為芯片配置和路由而設(shè)計的全新VP (Via Programmable) 單元庫，僅使用3層金屬和3個通孔層，從而將掩膜數(shù)量從 12 個減少至 6 個，并省去達 50% 的NRE成本。

    金屬可編程模塊 (metal programmable, MP) 約占CAP7L芯片面積之15%，其余85% 的芯片面積是預(yù)定義的 (pre-defined)，包括了一個ARM7處理器和4層AMBA? AHB?總線和22個通道外設(shè)DMA控制器、USB設(shè)備、 SPI主和從、兩個USART、三個16位定時計數(shù)器、一個8通道/10位模數(shù)轉(zhuǎn)換器、160KB SRAM，以及一個包括中斷、功率控制和監(jiān)控功能的全功能系統(tǒng)控制器。為了確保MP模塊中定制功能和芯片其余部分之間能正確通信，MP模塊備有兩個AMBA AHB主 (master) 和兩個AMBA AHB從 (slave)、14個AMBA先進外設(shè)總線 (APB?) 從，以及可通過硬件選擇來分享I/O的32位可編程I/O。另外，還有一個片上專有中斷控制器，提供多達13個經(jīng)編碼的中斷和兩個附加的未經(jīng)編碼的中斷，用于DMA傳送。

    CAP7L 能夠為創(chuàng)建有別于以ARM處理器為主的系統(tǒng)設(shè)計的大型OEM客戶，以及將新IP 帶入微控制器市場的創(chuàng)新性無晶圓廠企業(yè)，提供低成本的解決方案。MPCF II技術(shù)能夠在 NRE 費用緊缺的謹慎經(jīng)濟狀況下，實現(xiàn)具有豐富功能的ARM7處理器設(shè)計，這是激勵小型設(shè)計團隊和工程技術(shù)預(yù)算有限的設(shè)計發(fā)展和成長的理想選擇。

    愛特梅爾公司CAP? 產(chǎn)品市場總監(jiān) Jay Johnson 稱：“無晶圓廠半導(dǎo)體公司在實施新設(shè)計時常常陷入左右為難的境地，因為全定制ASIC所需的10 萬美元 NRE 費用和百萬單位的最少訂購量使設(shè)計人員卻步， 尤其是在市場接受度不確定的情況下，采用全定制ASIC的做法很不實際。雖然他們也可以采用小批量、快速交付的ASIC，但其單位成本卻往往達到數(shù)百美元。而且在任何一種情況下，它們可能都需要購買ARM IP許可。”

    Johnson續(xù)道：“剩下的選擇就是使用具有嵌入式軟內(nèi)核或外部微控制器的FPGA，但采用基于FPGA解決方案的問題是，與集成式SoC相比，F(xiàn)PGA解決方案的性能較差、占位面積較大，且功耗高出44倍。此外，在FPGA中實現(xiàn)的‘秘方'很容易遭盜竊，所以在許多情況下，這都不是一個可行的選擇。無晶圓廠半導(dǎo)體公司無法利用FPGA解決方案把產(chǎn)品帶入市場?！?/P>

    Johnson總結(jié)稱：“對于無晶圓廠半導(dǎo)體公司而言，最具成本效益的高性能選擇是CAP7L 可定制微控制器。該產(chǎn)品提供了廉價的小批量解決方案，具有定制SoC 的功耗、性能和IP 安全性特性，而且沒有額外的授權(quán)費用或昂貴的單位成本。CAP7L在最差情形下的功耗在3mW和4mW之間，較典型 FPGA的功耗降低98%。”

    設(shè)計流程 － CAP7L的設(shè)計流程與 “FPGA加MCU”或ASIC實施方案相同，最初使用 Altera? 或 Xilinx? FPGA和一個基于ARM7處理器的MCU來進行開發(fā)，愛特梅爾提供備有直接FPGA接口的基于ARM7 處理器的CAP7E MCU。CAP7E 之上的接口將FPGA與CAP7L上的AMBA AHB和外設(shè)DMA控制器直接相連。此外，愛特梅爾還提供FPGA邏輯，對FPGA 和 CAP7E 微控制器之間流動的總線通信量進行解碼和編碼。FPGA中的邏輯模塊經(jīng)由AMBA AH主和從通道連接至CAP7E MCU。

    在移植到 CAP7L 之前，設(shè)計人員可以使用“CAP7E加 FPGA”實施方案進行早期市場測試和概念驗證。

    除了提供 ARM 內(nèi)核，愛特梅爾還備有一個大型IP軟件庫，無需授權(quán)費用和權(quán)益金，并在CAP7L MP 模塊中經(jīng)過全面驗證和測試。愛特梅爾的免費IP 包括支持RS232、RS485、ISO7816 和 IRDA 的USART、IRDA、一個串行同步控制器 (SSC)、I2S、音頻AC'97控制器、雙線接口 (主及從)、串行外設(shè)接口 (SPI)、SD卡/MMC卡主控制器、控制器局域網(wǎng)2.0B + 8 個郵箱 (CAN)、并行 I/O (32)、定時計數(shù)器、脈寬調(diào)制 (PWM)、數(shù)據(jù)加密標準 (TDES-133 MHz)、先進加密標準 (AES-128/196/256)、安全哈希算法 (SHA1)、AHB/APB 橋、外部總線接口、外部靜態(tài) RAM / 閃存控制器、用于NAND閃存的錯誤糾正控制器 (error correction controller, ECC)、SDARM控制器和ZBT RAM控制器。

    用于任何定制IP的HDL代碼是使用標準的特定供應(yīng)商或第三方FPGA設(shè)計工具而開發(fā)的，一旦經(jīng)過驗證，客戶必需向愛特梅爾提供寄存器傳送級 (RTL) 網(wǎng)表 (netlist)，以便在CAP7L的MP模塊中實施。

    最終的門級網(wǎng)表原型可在10周內(nèi)提供；生產(chǎn)批量網(wǎng)表則在12周內(nèi)提供。

    現(xiàn)有的第三方工具 － 愛特梅爾基于 ARM 處理器的MCU系列所用的 C編譯器、RTOS、OS、ICE和IDE也可與這些器件的CAP型號共享，其中包括愛特梅爾的免費GNU gcc C編譯器、GNU gdb 調(diào)試器、FreeRTOS.org實時內(nèi)核，商用工具包括ARM (RealView Development Suite, RealView ICE, RealView Trace2) Green Hills? (Multi? IDE、 TimeMachine?、Integrity? OS)、IAR? (C 編譯器 – Embedded Workbench)、ExpressLogic (實時操作系統(tǒng) – ThreadX?) 和Micrium (實時操作系統(tǒng) – uCOS/II)。