2013年11月20號，北京——Altera公司(NASDAQ: ALTR)今天宣布，公司MegaCore IP庫新增四款同類最佳的知識產(chǎn)權(quán)(IP)內(nèi)核，進一步增強了IP內(nèi)核系列產(chǎn)品。這些同類最佳的新IP內(nèi)核包括超高性能和超低延時100G Interlaken、100G以太網(wǎng)、40G以太網(wǎng)和10G以太網(wǎng)IP。內(nèi)核經(jīng)過優(yōu)化，實現(xiàn)了業(yè)界最佳性能、最低延時和最少資源占用。數(shù)據(jù)中心和網(wǎng)絡(luò)設(shè)備開發(fā)人員可以利用這些通用解決方案來提高系統(tǒng)帶寬，同時突出最終系統(tǒng)的優(yōu)勢?，F(xiàn)在可以提供Interlaken和以太網(wǎng)IP內(nèi)核以及其他標準接口IP，最新版Quartus II軟件v13.1為其提供全面支持。

　　Altera的IP設(shè)計副總裁David Kehlet評論說：“我們關(guān)注創(chuàng)新，打破了傳統(tǒng)的設(shè)計壁壘，同時降低了延時，提高了性能，減少了資源占用，為高性能IP內(nèi)核設(shè)計設(shè)立了最佳實踐的新標準。從此，隨著我們不斷發(fā)布重新設(shè)計的IP內(nèi)核，這些最佳實踐還會繼續(xù)呈現(xiàn)給我們的客戶。”

　　MegaCore IP庫的所有IP都經(jīng)過了驗證，并在硅片中進行了演示。IP內(nèi)核時序余量增加了15%，更快的達到時序收斂，支持客戶更迅速的將多個IP內(nèi)核集成到設(shè)計中。新的Interlaken和以太網(wǎng)IP內(nèi)核經(jīng)過優(yōu)化，更適合應(yīng)用在Altera高性能Stratix V FPGA以及未來的10代FPGA和SoC中。客戶目前可以通過早期軟件試用計劃，在20 nm Arria 10 FPGA中使用這些同類最佳的IP內(nèi)核。

　　MegaCore IP庫中的新IP內(nèi)核包括：

　　· 低延時100G Interlaken IP內(nèi)核——這一同類最佳的IP內(nèi)核采用了軟核PCS，其往返延時不到200ns。

　　· 低延時100G以太網(wǎng)IP內(nèi)核——這一同類最佳的IP內(nèi)核是最小的100G以太網(wǎng)內(nèi)核，比現(xiàn)有100G以太網(wǎng)IP內(nèi)核小55%，往返延時不到160ns，延時比競爭100G以太網(wǎng)IP內(nèi)核低70%，這些指標都在業(yè)界領(lǐng)先。

　　· 低延時40G以太網(wǎng)IP內(nèi)核——比現(xiàn)有40G以太網(wǎng)IP內(nèi)核小40%，延時低60%。

　　· 低延時10G以太網(wǎng)IP內(nèi)核——比現(xiàn)有10G以太網(wǎng)IP內(nèi)核小20%，延時低24%。