負責制定PCIExpress (PCIe) PCI-SIG表示，面向人工智能(AI)、機器學(xué)習、游戲、視覺計算、存儲和網(wǎng)絡(luò)等高性能應(yīng)用的新一代PCIe 5.0架構(gòu)帶寬將達到32GT/s，完整規(guī)范預(yù)計2019年完成，目前已發(fā)布0.3版的修訂版本給其成員公司。

　　對于400Gb以太網(wǎng)解決方案和雙200Gb/s InfiniBand等高端網(wǎng)絡(luò)，PCIe 5.0架構(gòu)以全雙工方式運行，可提供高達128GB/s的帶寬。較高的帶寬將為加速器和GPU，以及所有需要提高帶寬的應(yīng)用提供支持。
　　“我們相信，32GT/s的帶寬將超越業(yè)界的需求。”PCI-SIG主席Al Yanes指出，現(xiàn)行的PCIe 4.0規(guī)范已經(jīng)對未來的PCIe架構(gòu)設(shè)計進行了關(guān)鍵功能的強化設(shè)計，這是加快新一代規(guī)范開發(fā)速度的關(guān)鍵，同時其改良的硅設(shè)計流程也為PCIe 5.0奠定了基礎(chǔ)。

　　              圖：PCI接口的帶寬演進過程，每隔三年I/O帶寬便翻一番。(來源：PCI SIG)

　　公布的PCIe 4.0版本0.9規(guī)范支持16GT/s數(shù)據(jù)速率，并針對未來架構(gòu)的演變進行了功能強化，同時保持向后兼容。Al Yanes表示，PCIe 4.0規(guī)范正在進行最終的IP審查，這個新發(fā)布的架構(gòu)改良之處包括：減少系統(tǒng)延遲、增加信道裕度、提升RAS性能、增加信道和帶寬的可擴展性，以及改良了I/O虛擬化和平臺集成。

　　PCI-SIG正在利用PCIe 4.0版本0.9規(guī)范對其會員提供出版前的合規(guī)測試。目前PCIe架構(gòu)已經(jīng)成為擴展服務(wù)器和存儲市場的主要互聯(lián)架構(gòu)，而現(xiàn)在PCI-SIG正在推動該技術(shù)成為云生態(tài)系統(tǒng)的骨干，并希望進入移動網(wǎng)絡(luò)、物聯(lián)網(wǎng)(IoT)和各種連網(wǎng)系統(tǒng)及外部I/O連接的主要接口。

　　同時，大數(shù)據(jù)和高性能計算對新一代存儲設(shè)備提出了更大的需求，連帶需要更大的接口帶寬。“新的PCIe接口技術(shù)將讓企業(yè)和數(shù)據(jù)中心的NVMe SSD得以利用PCIe架構(gòu)的可擴展性，從而實現(xiàn)更高的帶寬和更低的延遲。”NVM Express公司總裁Amber Huffman說。